CLIPPEDIMAGE= JP410154814A

PAT-NO: JP410154814A

DOCUMENT-IDENTIFIER: JP 10154814 A

TITLE: ACTIVE-MATRIX SUBSTRATE AND MANUFACTURE THEREOF

PUBN-DATE: June 9, 1998

INVENTOR-INFORMATION:

NAME

KIMURA, MUTSUMI

ASSIGNEE - INFORMATION:

NAME

SEIKO EPSON CORP

COUNTRY

N/A

APPL-NO: JP08313826

APPL-DATE: November 25, 1996

INT-CL (IPC): H01L029/786; G02F001/136; H01L021/336

ABSTRACT:

PROBLEM TO BE SOLVED: To provide an active matrix substrate which can realize reduction in the off leak current and securing of a large on-current in a thin film transistor(TFT) for a driving circuit and also can realize reduction of an off leak current in a pixel TFT, and also to provide a method for fabricating the substrate.

SOLUTION: The active matrix substrate includes N and P type TFTs 10 and 20 for a driving circuit having drain regions 19 and 29 of an lightly-doped drain(LDD) structure and source regions 18 and 28 of a self-aligned structure, and also includes a LDD-structured pixel TFT 30 of an N type having source and drain regions 38 and 39. LDD regions 17, 27 and 37 of the TFT are formed by introducing impurities obliquely from above but not introducing impurities at a high concentration due to the shade of gate electrodes 14, 24 and 34.

COPYRIGHT: (C) 1998, JPO

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平10-154814

(43)公開日 平成10年(1998)6月9日


(51) Int. Cl. 6	識別記号		FΙ				
H01L 29/786			H01L 29/78		613	A	
G02F 1/136	500		G02F	1/136	500		
H01L 21/336			H01L	29/78	612	В	
					616	A	
					616	M	
		審査請求	未請求	請求項の数	数7 OL	(全13頁)	最終頁に続く
		.	<u> </u>				
(21)出願番号	特願平8-313826		(71) 出	(71)出願人 000002369			
			セイコーエプソン株式会社				
(22) 出願日	平成8年(1996)11月25日		東京都新宿区西新宿2丁目4番1号 (72)発明者 木村 睦				
			(72)発			1= 0 II 0 :	# F D 1- /-
	•						番5号 セイコ
			ーエプソン株式会社内 (74)代理人 弁理士 鈴木 喜三郎 (外2名)				
			(74)1	埋人 开埋	士 鈴木	喜二郎 (2	作2名)
			1				

(54) 【発明の名称】アクティブマトリクス基板およびその製造方法

(57)【要約】

【課題】 駆動回路用TFTについてはオフリーク電流の低減と大きなオン電流の確保とを図るとともに、画素用TFTについてはオフリーク電流の低減を図ることができるアクティブマトリクス基板およびその製造方法を提供すること。

【解決手段】 アクティブマトリクス基板には、ドレイン領域19、29のみがLDD構造でソース領域18、28がセルフアライン構造のN型およびP型の駆動回路用TFT10、20と、ソース領域38およびドレイン領域39の双方がLDD構造のN型の画素用TFT30とが構成されている。これらのTFTのLDD領域17、27、37は、いずれも不純物の導入を斜め上方から行った際にゲート電極14、24、34の影になって高濃度の不純物が導入されないことで形成される。



【特許請求の範囲】

【請求項1】 駆動回路部でCMOS回路を構成する第 1 導電型および第2 導電型の駆動回路用薄膜トランジス タと、画素領域に形成された第1導電型の画素用薄膜ト ランジスタとを有するアクティブマトリクス基板におい て、

前記第1導電型の駆動回路用薄膜トランジスタおよび前 記第2導電型の駆動回路用薄膜トランジスタの少なくと も一方は、ソース・ドレイン領域のうちの一方の側にし DD構造またはオフセットゲート構造を有し、他方の側 10 にはセルフアライン構造を有し、

前記第1導電型の画素用薄膜トランジスタはソース・ド レイン領域の双方にLDD構造またはオフセットゲート 構造を有していることを特徴とするアクティブマトリク ス基板。

【請求項2】 請求項1において、

前記第1導電型の駆動回路用薄膜トランジスタおよび前 記第2導電型の駆動回路用薄膜トランジスタの少なくと も一方は、ソース領域の側にセルフアライン構造を有 し、ドレイン領域の側にLDD構造またはオフセットゲ 20 ート構造を有していることを特徴とするアクティプマト リクス基板。

【請求項3】 請求項1において、

前記第1導電型の駆動回路用薄膜トランジスタ、前記第 2 導電型の駆動回路用薄膜トランジスタ、または前記第 1導電型の画素用薄膜トランジスタには、導電型が同一 でLDD長またはオフセット長が異なる複数種類の薄膜 トランジスタが含まれていることを特徴とするアクティ ブマトリクス基板。

【請求項4】 請求項1において、

前記第1導電型の画素用薄膜トランジスタは、ゲート電 極に対して同じ側にソース領域とドレイン領域とが位置 することを特徴とするアクティブマトリクス基板。

【請求項5】 請求項1に規定するアクティブマトリク ス基板の製造方法であって、

前記の各薄膜トラジスタを構成するための半導体膜、ゲ ート絶縁膜、ゲート電極を順次形成した以降、

前記半導体膜に高濃度不純物を導入して前記第1導電型 の駆動回路用薄膜トランジスタ、前記第2導電型の駆動 回路用薄膜トランジスタ、または前記第1導電型の画素 用薄膜トランジスタの高濃度ソース・ドレイン領域を形 成する際に、ゲート電極自身をマスクとして斜め上方か ら不純物を導入することにより該ゲート電極の影になる 部分がLDD領域またはオフセット領域となるように薄 膜トランジスタのレイアウトと不純物の導入方向とを対 応させておくことを特徴とするアクティブマトリクス基 板の製造方法。

【請求項6】 請求項5において、

前記半導体膜に高濃度不純物を導入して前記半導体膜に 高濃度不純物を導入して前記第1導電型の駆動回路用薄 膜トランジスタ、前記第2導電型の駆動回路用薄膜トラ ンジスタ、または前記第1導電型の画素用薄膜トランジ スタの高濃度ソース・ドレイン領域を形成する際に、L DD長またはオフセット長を相違させる薄膜トランジス 夕間で薄膜トランジスタのレイアウトに対して相対的に 異なる方向から不純物を導入することにより、LDD長 またはオフセット長が異なるLDD領域またはオフセッ ト領域が形成されるように、薄膜トランジスタのレイア ウトと不純物の導入方向とを対応させておくことを特徴 とするアクティブマトリクス基板の製造方法。

【請求項7】 請求項6において、

各薄膜トラジスタのレイアウトと高濃度不純物の導入方 30 向とが下式(1)を満たしていることを特徴とするアク ティブマトリクス基板の製造方法。

【数1】

$$\arcsin\left(\frac{L_1}{d \cdot \tan \theta}\right) \le \phi \le \arcsin\left(\frac{L_2}{d \cdot \tan \theta}\right) \cdot \cdot \cdot \vec{\pi}(1)$$

: 各薄膜トランジスタのゲート電極の延設方向に対する不純物の導入方向 の方位角

L1:要求される薄膜トランジスタ特性を得るために許容される最小のLDD

長またはオフセット長 L2:要求される薄膜トランジスタ特性を得るために許容される最大のLDD

長またはオフセット長 ゲート電極とゲート絶縁度の膜厚の和

:絶縁基板の法線に対する不純物の導入方向の極角

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、駆動回路を内蔵の 液晶表示装置用のアクティブマトリクス基板およびその 製造方法に関するものである。更に詳しくは、アクティ プマトリクス基板上に、用途に応じてLDD構造、オフ セット構造またはセルフアライン構造の薄膜トランジス 50 タ(以下、TFTという。) を構成するための技術に関 するものである。

[0002]

【従来の技術】液晶表示装置の駆動回路内蔵型のアクテ ィプマトリクス基板では、図7に左側領域から右側領域 に向かって、N型の駆動回路用TFT10、P型の駆動 回路用TFT20、およびN型の画素用TFT30を示

すように3つのタイプのTFTが同一の絶縁基板50の 上に形成されている。ここで、各TFTをセルフアライ ン構造で形成すると、図8にセルフアライン構造のN型 のTFTにおける伝達特性を実線L1で示し、セルフア ライン構造のP型のTFTにおける伝達特性を点線L2 で示すように、オフリーク電流が大きいという問題点が ある。このようにオフリーク電流の大きなTFTを画素 用TFTとして用いると、コントラスト低下、フリッ カ、表示むらなどの原因となりやすい。また、駆動回路 用TFTでもオフリーク電流が大きいと、無駄な電力消 10 費、誤動作、経時劣化などの原因となりやすい。

【0003】そこで、図7に示すアクティブマトリクス 基板では、各TFTをLDD構造にして、図9にLDD 構造のN型のTFTにおける伝達特性を実線L3で示 し、LDD構造のP型のTFTにおける伝達特性を点線 L4で示すように、オフリーク電流を低減してある。な お、オフセット構造においても、同様に、オフリーク電 流を低減できる。

【0004】このような構造のアクティブマトリクス基 板は以下の方法で製造される。

【0005】まず、図10(A)に示すように、下地保 護膜51を形成した絶縁基板50上に、島状のシリコン 薄膜11、21、31、ゲート絶縁膜12、22、3 2、およびゲート電極14、24、34を順次形成す

【0006】次に、図10(B)に示すように、N型の 駆動回路用TFT10およびN型の画素用TFT30の 形成領域をレジストマスク61で覆う。この状態で、約 10''cm'のドーズ量でボロンイオンを打ち込むと、 シリコン薄膜21にはゲート電極24に対して自己整合 30 的に不純物濃度が約10¹⁸cm⁻¹の低濃度P型領域23 が形成される。なお、不純物が導入されなかった部分が チャネル領域25となる。

【0007】次に、図10(C)に示すように、P型の 駆動回路用TFT20の形成領域をレジストマスク62 で覆う。この状態で、約10''cm''のドーズ量でリン イオンを打ち込むと、シリコン薄膜11、31にはゲー ト電極14、34に対して自己整合的に不純物濃度が約 10' cm'の低濃度N型領域13、33が形成され る。なお、不純物が導入されなかった部分がチャネル領 40 域15、35となる。

【0008】次に、図10(D)に示すように、N型の 駆動回路用TFT10およびN型の画素用TFT30の 形成領域に加えて、ゲート電極24をも広めに覆うレジ ストマスク63を形成する。この状態で、低濃度P型領 域23に約10' cm'のドーズ量でボロンイオンを打 ち込で、不純物濃度が約10'°cm-'の高濃度ソース・ ドレイン領域26を形成する。低濃度P型領域23のう ちレジストマスク63で覆われていた部分は、そのまま LDD領域27(低濃度ソース・ドレイン領域)として 50 なくとも一方は、ソース・ドレイン領域のうちの一方の

残る。このようにしてP型の駆動回路用TFT20を形 成する。

【0009】次に、図10(E)に示すように、P型の 駆動回路用TFT20の形成領域に加えて、ゲート電極 14、34をも広めに覆うレジストマスク64を形成す る。この状態で、低濃度N型領域13、23に約1015 c m⁻¹のドーズ量でリンイオンを打ち込んで、不純物濃 度が約10¹⁰cm⁻¹の高濃度ソース・ドレイン領域1 6、36を形成する。低濃度N型領域13、23のう ち、レジストマスク64で覆われていた部分は、そのま ま不純物濃度が約10'°cmでのLDD領域17、37 (低濃度ソース・ドレイン領域) として残る。このよう にして、N型の駆動回路用TFT10およびN型の画素 用TFT30を形成する。

【0010】以降、図7に示すように、層間絶縁膜52 を形成した後、活性化のためのアニールを行い、しかる 後にコンタクトホールを形成した後、ソース・ドレイン 電極 41、42、43、44、45を形成すれば、アク ティプマトリクス基板を製造できる。また、レジストマ スク61、62、63、64を形成するための4回のマ スク形成工程と、4回の不純物導入工程とによって、L DD構造のソース・ドレイン領域が形成される。なお、 低濃度の不純物打ち込みの工程を行わなければ、オフセ ットゲート構造のソース・ドレイン領域となる。

[0011]

【発明が解決しようとする課題】しかしながら、N型お よびP型の駆動回路用TFT10、20についてはN型 の画素用TFT30と同様なLDD構造にしてオフリー ク電流を低減すると、それに伴ってオン電流も小さくな りすぎて駆動回路の動作速度が低下したり、必要な電源 電圧が増大したりする。このような駆動回路の動作速度 の低下は、液晶表示装置において高品位の表示の妨げに なるという問題点がある。また、必要な電源電圧の増大 は、消費電力の低減の妨げとなる。

【0012】以上の問題点に鑑みて、本発明の課題は、 同じ基板上において異なる用途に用いられるTFTの構 造の最適化を図ることによって、駆動回路用TFTにつ いてはオフリーク電流の低減と大きなオン電流の確保と を図るとともに、画素用TFTについてはオフリーク電 流の低減を図ることができるアクティブマトリクス基板 およびその製造方法を提供することにある。

[0013]

【課題を解決するための手段】上記課題を解決するため に、本発明では、駆動回路部でCMOS回路を構成する 第1導電型および第2導電型の駆動回路用薄膜トランジ スタと、画素領域に形成された第1導電型の画素用薄膜 トランジスタとを有するアクティブマトリクス基板にお いて、前記第1導電型の駆動回路用薄膜トランジスタお よび前記第2導電型の駆動回路用薄膜トランジスタの少

側にLDD構造またはオフセットゲート構造を有し、他 方の側にはセルフアライン構造を有し、前記第1導電型 の画素用薄膜トランジスタはソース・ドレイン領域の双 方にLDD構造またはオフセットゲート構造を有してい ることを特徴とする。

【0014】本発明において、第1導電型の画素用TF Tは、オフリーク電流の増大の原因となるドレイン端で の電界強度の緩和を目的にLDD構造またはオフセット ゲート構造としているため、表示むらなどが発生しな い。また、駆動回路用TFTでは、ソース・ドレイン領 10 域の一方のみをLDD構造またはオフセットゲート構造 とし、他方の側はセルフアライン構造としているので、 オン電流が大きい。従って、駆動回路の動作速度が高い ので、品位の高い表示を行うことができる。

【0015】本発明において、前記第1導電型の駆動回 路用薄膜トランジスタおよび前記第2導電型の駆動回路 用薄膜トランジスタの少なくとも一方は、ソース領域の 側にセルフアライン構造を有し、ドレイン領域の側にL DD構造またはオフセットゲート構造を有していること が好ましい。ここで、ソース領域とは、N型のTFTで 20 は低電位側のソース・ドレイン領域のことを意味し、P 型のTFTでは高電位側のソース・ドレイン領域のこと を意味する。また、ドレイン領域とは、N型のTFTで は高電位側のソース・ドレイン領域のことを意味し、P 型のTFTでは低電位側のソース・ドレイン領域のこと を意味する。このように、第1導電型または第2導電型 の駆動回路用TFTにおいてドレイン領域をLDD構造 またはオフセットゲート構造とすると、それを用いたC MOS回路では、いずれのTFTにおいてもドレイン端 での電界強度が緩和され、СМОS回路自身のオフリー 30 ク電流を低減できる。この場合でも、第1導電型または 第2導電型の駆動回路用TFTにおいてソース領域の側 がセルフアライン構造であるので、TFTのオン電流が 大きい。

【0016】本発明において、前記第1導電型の駆動回 路用薄膜トランジスタ、前記第2導電型の駆動回路用薄 膜トランジスタ、または前記第1導電型の画素用薄膜ト ランジスタには、導電型が同一でLDD長またはオフセ ット長が異なる複数種類の薄膜トランジスタが含まれて いることがある。

【0017】このように構成したアクティブマトリクス 基板の製造方法では、前記の各薄膜トラジスタを構成す るための半導体膜、ゲート絶縁膜、ゲート電極を順次形 成した以降、前記半導体膜に高濃度不純物を導入して前 記第1導電型の駆動回路用薄膜トランジスタ、前記第2 導電型の駆動回路用薄膜トランジスタ、または前記第1 導電型の画素用薄膜トランジスタの高濃度ソース・ドレ イン領域を形成する際に、ゲート電極自身をマスクとし て斜め上方から不純物を導入することにより該ゲート電 極の影になる部分がLDD領域またはオフセット領域と 50 なるように薄膜トランジスタのレイアウトと不純物の導 入方向とを対応させておくことを特徴とする。

【0018】このような製造方法において、ゲート電極 自身をマスクとして斜め上方から不純物を導入すると、 ゲート電極の真下部分に不純物が導入されないことは勿 論、不純物の導入方向からみてゲート電極の反対側に位 置するためゲート電極の影になる部分(ゲート電極の斜 め下方領域)にも不純物は導入されない。一方、ゲート 絶縁膜の膜厚はチャネル長に比べて短いので、不純物の 導入方向からみてゲート電極の手前側に位置する部分に はゲート電極に対して自己整合的に不純物が導入され る。従って、TFTのレイアウトと不純物の導入方向と を所定の条件に設定しておくだけで、ゲート電極の影に なる部分を利用してソース・ドレイン領域の一方側のみ にLDD領域またはオフセット領域を形成し、他方の側 はセルフアライン構造とすることができる。それ故、片 側だけをLDD構造またはオフセットゲート構造とする ためにマスクを形成する必要がない。すなわち、第2導 電型の駆動回路用TFTにLDD領域を形成する際には 第1導電型の画素用TFTおよび第1導電型の駆動回路 用TFTを覆うマスクを形成して低濃度第2導電型の不 純物導入時と高濃度第2導電型の不純物導入時との間で 不純物の導入方向を変えるだけでLDD領域を形成で き、低濃度第2導電型の不純物導入時と高濃度第2導電 型の不純物導入時との間でマスクを共用できるので、マ スク形成工程を減らすことができる。

【0019】また、このような製造方法において、前記 半導体膜に高濃度不純物を導入して前記半導体膜に高濃 度不純物を導入して前記第1導電型の駆動回路用薄膜ト ランジスタ、前記第2導電型の駆動回路用薄膜トランジ スタ、または前記第1導電型の画素用薄膜トランジスタ の高濃度ソース・ドレイン領域を形成する際に、LDD 長またはオフセット長を相違させる薄膜トランジスタ間 で薄膜トランジスタのレイアウトに対して相対的に異な る方向から不純物を導入することにより、LDD長また はオフセット長が異なるLDD領域またはオフセット領 域が形成されるように、薄膜トランジスタのレイアウト と不純物の導入方向とを対応させておく。

【0020】このように構成した場合には、TFTのレ イアウトと不純物の導入方向とを所定の条件に設定して おくだけで、ゲート電極の影になる部分のサイズを変え ることができるので、LDD長やオフセット長が異なる TFTを容易に形成できる。それ故、TFT毎に異なる パターンのレジストマスクを形成する必要がない。

【0021】この場合には、各薄膜トラジスタのレイア ウトと高濃度不純物の導入方向とが下式(2)を満たす ように条件設定を行う。

[0022]

【数2】

$$\arcsin\left(\frac{L1}{d \cdot \tan \theta}\right) \le \phi \le \arcsin\left(\frac{L2}{d \cdot \tan \theta}\right) \cdot \cdot \cdot \vec{\pm} (2)$$

30

但し、式中

:各薄膜トランジスタのゲート電極の延設方向に対する不純物の導入方向 の方位角

L1:要求される薄膜トランジスタ特性を得るために許容される最小のLDD 長またはオフセット長

L 2:要求される薄膜トランジスタ特性を得るために許容される最大のLDD 長またはオフセット長

- ト電極とゲート絶縁膜の膜厚の和

絶縁基板の法線に対する不純物の導入方向の極角

【0023】本発明において、前記第1導電型の画素用 TFTは、ゲート電極に対して同じ側にソース領域とド レイン領域とが位置する構造を有している場合がある。 [0024]

【発明の実施の形態】図面を参照して、本発明の実施の 形態を説明する。

【0025】 [実施の形態1]

(アクティブマトリクス基板の構成) 図1は、液晶表示 装置に用いられる駆動回路内蔵型のアクティブマトリク ス基板の構成を模式的に示すプロック図、図2はそれに 20 構成されている各TFTの構造を模式的に示す断面図で ある。なお、本形態のアクティブマトリクス基板では、 各TFTの基本的な構造が、図7に示したアクティブマ トリクス基板と略同一であるため、以下の説明におい て、対応する機能を有する部分には、同じ符号を付して ある。また、本例では、第1導電型をN型とし、第2導 電型をP型として説明する。

【0026】図1(A)に示すように、液晶表示装置の アクティブマトリクス基板上には、データ線90および 走査線91で区画形成された画素領域を有し、そこに は、画素用TFT30を介して画像信号が入力される液 晶セルの液晶容量94が存在する。データ線90に対し ては、シフトレジスタ84、レベルシフタ85、ビデオ ライン87、アナログスイッチ86を備えるデータドラ イバ部82がアクティブマトリクス基板上に形成されて いる。走査線91に対しては、シフトレジスタ88およ びレベルシフタ89を備える走査ドライバ部83がアク ティブマトリクス基板上に形成されている。画素領域に は、前段の走査線91との間に保持容量93が形成され ることがあり、この保持容量93は、液晶セル(液晶容 40 量94)での電荷の保持特性を高める機能を有してい

【0027】データドライバ部82や走査ドライバ部8 3では、図1(B)に示すように、N型の駆動回路用T FT10とP型の駆動回路用TFT20とによってCM OS回路が構成されている。従って、駆動回路内蔵型の アクティブマトリクス基板では、図2(A)に左側領域 から右側領域に向かって駆動回路部および画素領域を模 式的に示すように、N型の駆動回路用TFT10、N型 の駆動回路用TFT20、およびN型の画素用TFT3 50

0からなる3つのタイプのTFTが同一の絶縁基板50 の上に形成されていることになる。

【0028】図2(A)に示すように、N型の画素用T FT30は、ソース領域38およびドレイン領域39の いずれにもゲート電極34の端部に対してゲート絶縁膜 32を介して対峙する部分にLDD領域37 (低濃度ソ ース・ドレイン領域)を備えるLDD構造になってい

【0029】これに対して、N型の駆動回路用TFT1 0は、ソース領域18およびドレイン領域19のうち、 ドレイン領域19の側のみにゲート電極14の端部に対 してゲート絶縁膜12を介して対峙する部分にLDD領 域17(低濃度ソース・ドレイン領域)を備えるLDD 構造になっており、ソース領域18の側はセルフアライ ン構造になっている。

【0030】同様に、P型の駆動回路用TFT20も、 ソース領域28およびドレイン領域29のうち、ドレイ ン領域29の側のみにゲート電極24の端部に対してゲ ート絶縁膜22を介して対峙する部分にLDD領域27 (低濃度ソース・ドレイン領域) を備えるLDD構造に なっており、ソース領域28の側はセルフアライン構造 になっている。

【0031】但し、N型の駆動回路用TFT10、N型 の駆動回路用TFT20、およびN型の画素用TFT3 0のソース・ドレイン領域において、LDD領域17、 27、37を除く領域は、不純物濃度が約10¹⁰ c m⁻¹ の高濃度ソース・ドレイン領域16、26、36であ り、これらの高濃度領域に対して、各TFTに対する配 線層や画素電極などのソース・ドレイン電極41、4 2、43、44、45が層間絶縁膜52のコンタクトホ ールを介して電気的に接続している。

【0032】なお、N型の駆動回路用TFT10、N型 の駆動回路用TFT20、およびN型の画素用TFT3 0において、各チャネル領域15、25、35に低濃度 のボロンイオンなどをチャネルドープしておくことによ りN型の駆動回路用TFT10およびP型の駆動回路用 TFT20のスレッショルド電圧を最適化し、CMOS 回路を構成するTFT間におけるオン電流のバランスを 髙めることがある。

【0033】 [TFTの伝達特性] このように構成した

10 る。なお、不純物が導入されなかった部分がチャネル領

TFTのうち、N型の画素用TFT30は、ソース領域 38およびドレイン領域39の双方がLDD構造になっ ているため、ドレイン端における電界強度が緩和された 状態にある。それ故、図9にLDD構造のN型のTFT のドレイン電流 - ゲート電圧特性を実線 L 3 で示したよ うに、オフリーク電流が著しく小さい。また、N型の駆 動回路用TFT10は、図9に一点鎖線L5で示すよう に、ドレイン領域19がLDD構造になっている分、オ フリーク電流が小さく、かつ、ソース領域18がセルフ アライン構造になっている分、オン電流が大きい。同様 10 に、P型の駆動回路用TFT20は、図9に二点鎖線L 6で示すように、ドレイン領域29がLDD構造になっ ている分、オフリーク電流が小さく、かつ、ソース領域 28がセルフアライン構造になっている分、オン電流が 大きい。それ故、オフリーク電流に起因する表示むらや 無駄な電力消費などが発生しにくいとともに、駆動回路 で高速動作が可能である。しかも、N型の駆動回路用T FT10はCMOS回路を構成したときの高電位側がL DD構造であり、P型の駆動回路用TFT30はCMO S回路を構成したときの低電位側がLDD構造であるた 20 め、これらを用いたCMOS回路のオフリーク電流を効 果的に低減することができる。

【0034】(TFTの製造方法)このような構造のア クティブマトリクス基板は、たとえば以下の方法により 製造できる。但し、詳しくは後述するが、本形態では、 ゲート電極に対して斜め上方から高濃度の不純物を導入 する際にゲート電極の影になって不純物が導入されない 領域を利用してLDD領域(低濃度ソース・ドレイン領 域)を構成するように、各TFTのレイアウトを不純物 の導入方向に対応させてある。すなわち、図2(B)に 30 おいて斜め上方から高濃度の不純物を導入する際の不純 物方向を矢印Dで表したとき、N型の駆動回路用TFT 10のゲート電極14は平面的には不純物の導入方向に 対して直交する方向に延びており、P型の駆動回路用T FT20のゲート電極24も平面的には不純物の導入方 向に対して直交する方向に延びている。これに対して、 N型の画素用TFT30のゲート電極34は平面的には 不純物の導入方向に向かって延びている。

【0035】まず、図3(A)に示すように、下地保護 膜51を形成した絶縁基板50の表面に島状のシリコン 40 薄膜11、21、31、膜厚が約1000オングストロームのゲート絶縁膜12、22、32、および膜厚が約6000オングストロームのゲート電極14、24、34を順次形成する。

【0036】次に、図3(B)に示すように、N型の駆動回路用TFT10およびN型の画素用TFT30の形成領域をレジストマスク71で覆う。この状態で、約10¹¹cm²のドーズ量でボロンイオン(低濃度の第2導電型不純物)を打ち込んで、シリコン薄膜21に不純物濃度が約10¹⁸cm²の低濃度P型領域23を形成す

域25となる。
【0037】続いて、図3(C)に示すように、N型の
駆動回路用TFT10およびN型の画素用TFT30の
形成領域をレジストマスク71で覆ったままの状態で、
約10''cm''のドーズ量でボロンイオン(高濃度の第
2導電型不純物)を斜め上方(不純物の導入方向を矢印
Dで示す。)から打ち込む。その結果、P型の駆動回路
用TFT20では、不純物濃度が約10''cm''の高濃
度ソース・ドレイン領域26を備えるソース領域28お
よびドレイン領域29が形成される。但し、P型の駆動回路用TFT20では、図2(B)を参照して説明したように、ゲート電極24は平面的には不純物の導入方向
に直交する方向に延びているため、ドレイン領域29の

純物濃度が約10¹⁸ c m⁻³ のLDD領域27として残る。このようにして、ドレイン領域29がLDD構造で、ソース領域28がセルフアライン構造のP型の駆動回路用TFT20を形成する。しかる後にレジストマスク71を除去する。

うちゲート電極24の影になった部分には不純物が導入 されない。従って、この部分の低濃度P型領域23は不

【0038】次に、図3(D)に示すように、P型の駆動回路用TFT20の形成領域をレジストマスク72で覆う。この状態で、絶縁基板50に対して真上から約10¹³ c m^{-2} のドーズ量でリンイオン(低濃度の第1導電型不純物)を打ち込んで、シリコン薄膜11、31に不純物濃度が約10¹³ c m^{-3} の低濃度N型領域13、33を形成する。なお、不純物が導入されなかった部分がチャネル領域15、35となる。しかる後にレジストマスク72を除去する。

【0039】次に、図3(E)に示すように、P型の駆動回路用TFT20の形成領域、およびゲート電極34を広めに覆うレジストマスク73を形成する。この状態で、約10¹⁵cm²³のドーズ量でリンイオン(高濃度の第1導電型不純物)を斜め上方(不純物の導入方向を矢印Dで示す。)から打ち込む。

【0040】この際に、N型の画素用TFT30では、図2(B)を参照して説明したように、ゲート電極34は平面的には不純物の導入方向に向かって延びているため、その表面側に形成されたレジストマスク73も不純物の導入方向に向かって延びていることになる。従って、N型の画素用TFT30では、真上から不純物が導入された場合と同様、低濃度N型領域33にはレジストマスク73に整合してレジストマスク73で覆われた領域以外の全ての領域に高濃度の不純物が導入され、不純物濃度が約10¹⁰ cm¹⁰の高濃度リース・ドレイン領域36が形成される。但し、低濃度N型領域33のうち、レジストマスク73で覆われていた部分には高濃度のリンイオンが導入されないので、この部分の低濃度N型領域33は不純物濃度が約10¹¹ cm¹⁰しDD領域37

として残る。このようにして、ソース領域38およびドレイン領域39の双方がLDD構造のN型の画素用TFT10を形成する。

【0041】これに対して、N型の駆動回路用TFT1 極りのでは不純物濃度が約10'°cm-'の高濃度ソース・ドレイン領域16を備えるソース領域18およびドレイン ば、領域19が形成される。但し、N型の駆動回路用TFT 方便10では、図2(B)を参照して説明したように、ゲート電極14は平面的には不純物の導入方向に直交する方向に延びているため、ドレイン領域19の側にはゲート 10 い。電極14が影となる部分が発生し、この影になった部分には不純物が導入されない。従って、この部分の低濃度N型領域13は、レジストマスク73がなくても不純物濃度が約10'*cm-'のLDD領域17として残る。一方、ソース領域18の側ではゲート電極14に自己整合的に不純物が導入される。このようにして、ドレイン領域19がLDD構造でソース領域18がセルフアライン 概載19がLDD構造でソース領域18がセルフアライン 構造のN型の駆動回路用TFT10を形成する。 て、

【0042】しかる後にレジストマスク73を除去する。

【0043】以降、図2(A)に示すように、層間絶縁膜52を形成した後、活性化のためのアニールを行い、しかる後に、コンタクトホールを形成してソース・ドレイン電極41、42、43、44、45を形成すれば、アクティブマトリクス基板を製造できる。また、レジストマスク71、72、73を形成するための3回のマスク形成工程と、4回の不純物導入工程とによって、セルフアライン構造のソース・ドレイン領域とLDD構造のソースドレイン領域とを構成できる。

【0044】このように、本形態に係るアクティブマトリクス基板の製造方法では、図4(A)にN型の駆動回路用TFT10の例を示すように、ゲート電極14をマスクとして斜め上向(矢印Dの方向)から高濃度不純物を導入したときには、ゲート電極14の真下部分に不純物が導入されないことは勿論、不純物の導入方向からみてゲート電極14の反対側に位置するためゲート電極14の影になる部分(ゲート電極14の斜め下方領域)にも不純物は導入されない。すなわち、ゲート電極14とゲート絶縁膜12の膜厚の和を140と、かつ、絶縁基板140の法線に対する不純物の導入角度が140で、図140の法線に対する不純物の導入角度が140で、図140の法線に対する不純物の導入角度が140で、図140の法線に対する不純物の導入角度が140の駆動

(B) に示すように、ゲート電極14の延設方向に対する不純物の導入角度がゆの方向から不純物を導入すると、ゲート電極14の影になって不純物が導入されない部分の長さ(LDD長)は、以下の値

 $d \cdot tan \theta \cdot sin \phi$

となる。従って、N型の駆動回路用TFT10のレイア 5に対して直角の方向、かつ同じ方向に延びている。す ウトと不純物の導入方向とを所定の条件に設定しておく なわち、N型の画素用TFT30は、ソース領域38 お だけで、ゲート電極14の影になる部分に所定のLDD よびドレイン領域39がゲート電極34に対して同じ側 に位置する構造になっている。従って、図5(A)およ 示すように、不純物の導入方向からみてゲート電極1450 び以下に説明する図6では、N型の画素用TFT30を

の手前側に位置する部分ではゲート絶縁膜12に相当する分のずれは生じるものの、ゲート絶縁膜12は膜厚が1000オングストロームと極めて薄いので、ゲート電極14に対して自己整合的に不純物が導入されるといえる。従って、ゲート電極14の影になる部分を利用すれば、ソース領域18およびドレイン領域19のうちの一方側のみをLDD構造とし、他方の側はセルフアライン構造とすることができる。それ故、片側だけをLDD構造とするとしてもレジストマスクを形成する必要がな

【0045】また、P型の駆動回路用TFT20にLD D領域27を形成する際には、N型の画素用TFT30 およびN型の駆動回路用TFT10を覆うレジストマス ク71を形成して、低濃度のボロンイオンを導入する時 と高濃度のボロンイオンを導入する時との間で不純物の 導入方向さえ変えれば、片側だけがLDD構造のP型の 駆動回路用TFT20を形成することができる。従っ て、低濃度のボロンイオンを導入する時と高濃度のボロ ンイオンを導入する時との間でレジストマスク71を共 20 用できるので、その分、マスク形成工程が少なくて済 む。

【0046】 [実施の形態2] 本形態においても、図5に示すように、実施の形態1と同様、N型の画素用TFT30はソース領域38およびドレイン領域39のいずれもがLDD構造になっている。これに対して、N型の画素用TFT10およびP型の画素用TFT20はドレイン領域19、29の側のみがLDD構造になっており、ソース領域18、28の側はセルフアライン構造になっている。

30 【0047】但し、本形態では実施の形態1よりはレジストマスクの形成工程をさらに減らすために、各TFTのレイアウトと高濃度の不純物の導入方向とを図5(B)に示すように設定してある。

【0048】すなわち、図5(B)においても斜め上方から高濃度の不純物を導入する際の不純物方向を矢印Dで表したとき、N型の駆動回路用TFT10およびP型の駆動回路用TFT20のゲート電極14、24は平面的には不純物の導入方向に対して直交する方向に延びている。

40 【0049】これに対して、N型の画素用TFT30ではゲート電極34が平面的には不純物の導入方向に対して直交する方向に延び、ゲート電極34に重なるようにチャネル領域35も不純物の導入方向に対して直交する方向に延びているが、ソース領域38およびチャネル領域35に対して直角の方向、かつ同じ方向に延びている。すなわち、N型の画素用TFT30は、ソース領域38およびドレイン領域39がゲート電極34に対して同じ側に位置する構造になっている。従って、図5(A)およ

30

図5 (B) のX-X²線に沿って切断したときの断面を表してあることになる。なお、この構造のN型の画素用TFT30としては、図5 (C)に示すように、ソース領域38からドレイン領域39までコの字状に屈曲しながら延びるシリコン薄膜31のうち、ゲート電極34と平行に延びている部分311に対してゲート電極34が部分的に重なっている構造、または図5 (D)に示すように、ゲート電極34が完全にずれている部分311からゲート電極34が完全にずれているため、2つのチャネル領域35が形成されているタンデム構造であっても10よい。

【0050】このような構成のアクティブマトリクス基板の製造方法においては、図6(A)~図6(D)に示す工程は図3(A)~図3(D)を参照して説明した工程と同様である。すなわち、図6(A)に示すように、絶縁基板50の表面にシリコン薄膜11、21、31、ゲート絶縁膜12、22、32、およびゲート電極14、24、34を順次形成した後、図3(B)および図3(C)に示すように、N型の駆動回路用TFT10およびN型の画素用TFT30の形成領域をレジストマス20ク71で覆ったままの状態で、低濃度のボロンイオンを導入する時と高濃度のボロンイオンを導入する時との間で不純物の導入方向だけを変えて、片側だけがLDD構造のP型の駆動回路用TFT20を形成する。

【0051】また、図6(D)に示すように、P型の駆動回路用TFT20の形成領域をレジストマスク72で覆った状態で、絶縁基板50に対して真上から約10'でm⁻¹のドーズ量でリンイオン(低濃度の第1導電型の不純物)を打ち込んで、シリコン薄膜11、31に不純物濃度が約10'でm⁻¹の低濃度N型領域13、33を形成する。この際には、図5(B)に示したように、N型の駆動回路用TFT10とN型の画素用TFT30とではゲート電極14、34が同じ方向に延びているので、この方向から低濃度のリンイオンを打ち込んで低濃度N型領域13、33を形成してもよい。

【0052】次に、本形態では、図6(D)に示すように、P型の駆動回路用TFT20の形成領域をレジストマスク72で覆った状態のままで、約10''cm''のドーズ量でリンイオン(高濃度の第1導電型の不純物)を斜め上方(不純物の導入方向を矢印Dで示す。)から打 40ち込む。

【0053】ここで、N型の画素用TFT30では、図5(B)を参照して説明したように、ソース領域38およびドレイン領域39はゲート電極34に対して同じ側に位置し、ソース領域38およびドレイン領域39には同じようにゲート電極34の影になる部分が発生する。それ故、図6(D)では、低濃度N型領域13、33に対する不純物導入方向(矢印D)をソース領域38とドレイン領域39との間で左右逆に表してある。

【0054】このようにして斜め上方から髙濃度のリン 50 に対して、N型の不純物を低濃度に打ち込む場合には、

イオンを打ち込むと、N型の画案用TFT30では、不純物濃度が約10¹⁰ cm⁻¹の高濃度ソース・ドレイン領域36を備えるソース領域38およびドレイン領域39が形成される。但し、ゲート電極34は平面的には不純物の導入方向に直交する方向に延びているため、ソース領域38およびドレイン領域39のうち、ゲート電極34の影になった部分には不純物が導入されない。従って、この部分の低濃度N型領域33は不純物濃度が約10¹⁵ cm⁻¹のLDD領域37として残る。このようにして、ソース領域38およびドレイン領域39の双方がLDD構造のN型の画素用TFT30を形成する。

【0055】これに対して、N型の駆動回路用TFT10では、ドレイン領域19の側のみにゲート電極14の影が発生するので、ドレイン領域19の側はLDD構造となり、ソース領域18の側はセルフアライン構造となる。

【0056】以降の工程は実施の形態1と同様であるため、その説明を省略する。

【0057】このように、本形態によれば、ゲート電極の影になる部分を利用してLDD領域を形成するので、片側だけをLDD構造とするとしてもレジストマスクを形成する必要がない。また、P型の駆動回路用TFT20にLDD領域27を形成する際には、低濃度のボロンイオンを導入する時との間でレジストマスク71を共用できるので、その分、マスク形成工程が少なくて済むなど、実施の形態1と同様な効果を奏する。

【0058】それに加えて、本形態では、N型の駆動回路用TFT10およびN型の画素用TFT30を形成する際に、低濃度の不純物を導入する時と高濃度の不純物を導入する時との間で不純物の導入方向さえ変えれば、片側だけがLDD構造のN型の駆動回路用TFT10と、両方がLDD構造のN型の画素用TFTにを形成することができるように、TFTのレイアウトと不純物の導入方向とを対応させてある。従って、低濃度の不純物を導入する時と高濃度の不純物を導入する時と高濃度の不純物を導入する時との間でレジストマスク72を共用できるので、その分、実施の形態1に比較してマスク形成工程が1回少なくて済む。それ故、レジストマスク71、72を形成するための2回のマスク形成工程と、4回の不純物導入工程とによってアクティブマトリクス基板を製造できる。

【0059】 [その他の実施の形態] 上記の実施の形態 1、2において不純物導入方法としては、たとえば、ドーパントガスから発生した全てのイオンを質量分離せずに打ち込む方法、いわゆるイオンドーピング法を用いることができる。この方法で、たとえば、N型の不純物を高濃度に打ち込む場合には、PH, を約5%含み、残部が水素ガスからなる混合ガスを用い、この混合ガスから発生する全てのイオンを質量分離せずに打ち込む。これ

15

PH, を約5%含み、残部が水素ガスからなる混合ガス から発生する全てのイオンを質量分離せずに打ち込んだ 後、純水素ガスから発生するイオンを質量分離せずに打 ち込んで、シリコン膜中の不整結合を終端化することが 好ましい。さらに、不純物の導入方法については、イオ ン注入法やイオンドーピング法の他にも、プラズマドー ピング法、レーザドーピング法などを用いてもよい。

【0060】なお、図3(B)~(E)に示す各工程、 あるいは図6(B)~(E)に示す各工程については、 その順序を入れ換えてもよいことは勿論である。また、 マスクの材質についてもレジストマスクに限定されな

【0061】また、図4(A)、(B)を参照して説明 したように、ゲート電極をマスクとして斜め方向から高 濃度の不純物を導入したときには、ゲート電極とゲート 絶縁膜の膜厚の和をdとし、絶縁基板50の法線に対し て角度 θ 、およびゲート電極の延設方向に対して角度 ϕ

の方向から不純物を導入すると、ゲート電極に遮られて 不純物が導入されない部分の長さ(LDD長)は、以下 の値d・t an θ ・s in ϕ となることから、TFT毎 にゲート電極の延設方向を変えて、不純物を導入する際 の角度φを相違させれば、駆動回路などにおいて、N型 の駆動回路用TFT10またはP型の駆動回路用TFT として形成される多数のTFTの中には、導電型が同一 でLDD長が異なる複数種類のTFTを形成することが できる。

【0062】ここで、LDD長やオフセット長は各薄膜 10 トラジスタのレイアウトと高濃度不純物の導入方向によ って規定されることから、各薄膜トラジスタのレイアウ トと高濃度不純物の導入方向については、下式(3)を 満たす条件に設定すればよい。

[0 0 6 3]

【数3】

$$arcsin\left(\frac{L1}{d \cdot tan\theta}\right) \le \phi \le arcsin\left(\frac{L2}{d \cdot tan\theta}\right) \cdot \cdot \cdot \vec{x}$$
 (3)

: 各環膜トランジスタのゲート電極の延設方向に対する不純物の導入方向 の方位角

L 1:要求される薄膜トランジスタ特性を得るために許容される最小のLDD

またはオフセット長

: 要求される薄膜トランジスタ特性を得るために許容される最大のLDD

長またはオフセット長 ゲート電極とゲート絶縁膜の膜厚の和

:絶縁基板の法線に対する不純物の導入方向の極角

【0064】なお、不純物の導入方向からみてゲート電 極の手前側に位置する部分では厳密に言えばゲート絶縁 膜の厚さ分だけセルフアライン構造からずれるが、一般 的にはゲート絶縁膜の膜厚はゲート電極の膜厚の1/2 以下であるため、そのずれは小さいので、実質的にはセ ルフアライン構造と見做すことができる。

【0065】さらに、上記のいずれの形態1、2におい てもLDD構造を有する場合を説明したが、実施の形態 1、2で説明したTFTの製造方法において、図3

(B)、(D)、および図6(B)、(D)を参照して 説明した低濃度の不純物を導入する工程を省略すれば、 N型の画素用TFT30がソース領域およびドレイン領 域の双方にオフセットゲート構造を有し、N型およびP 型の駆動回路用TFTがドレイン領域のみにオフセット ゲート構造を有するアクティブマトリクス基板を製造で きる。すなわち、低濃度の不純物導入工程を省略すると ともに、図4(A)、(B)を参照して説明したように 斜め上方から高濃度の不純物を導入するとゲート電極の 影になる部分には不純物が導入されないので、そこをオ フセット領域として利用できる。このようなオフセット 構造を用いてもLDD構造と同様、ドレイン端での電界 強度を緩和できるので、オフリーク電流を低減できる。

【0066】なお、本願明細書では、第1導電型をN型 とし、第2導電型をP型としたが、逆にしてもよい。す 50 なわち、画素用TFTをP型で構成してもよい。

【発明の効果】以上説明したように、本発明に係るアク ティブマトリクス基板では、第1導電型および第2導電 型の駆動回路用TFTは、オフリーク電流の増大の原因 にとなるドレイン端での電界強度の緩和を目的にドレイ ン領域のみをLDD構造またはオフセットゲート構造と し、ソース領域の側はセルフアライン構造として大きな オン電流を確保している。それ故、駆動回路の動作速度 が高いので、品位の高い表示を行うことができる。

【0068】このように構成したアクティブマトリクス 基板の製造方法において、ゲート電極に対して斜め上方 から高濃度の不純物の導入を行うと、ゲート電極の影に なった部分には高濃度の不純物が導入されないので、そ の部分をレジストマスクで覆わなくてもLDD領域やオ フセット領域を形成できる。

【図面の簡単な説明】

【図1】(A)は、液晶表示装置のアクティブマトリク ス基板の説明図、(B)は、そのCMOS回路の基本構 成の例としてのインバータを示す説明図である。

【図2】(A)は本発明の実施例1に係る液晶表示装置 のアクティブマトリクス基板に形成した各TFTの構造 を模式的に示す断面図、(B)は、各TFTのレイアウ トと高濃度の不純物を導入する方向との平面的な関係を

示す説明図である。

【図3】(A)~(E)は、本発明の実施の形態1に係るアクティブマトリクス基板の製造方法を示す工程断面図である。

【図4】(A)、(B)は、本発明において斜め上方からの不純物導入によってLDD領域またはオフセット領域を形成できることを示す説明図である。

【図5】(A)は本発明の実施例2に係る液晶表示装置のアクティブマトリクス基板に形成した各TFTの構造を模式的に示す断面図、(B)は、各TFTのレイアウ 10トと高濃度の不純物を導入する方向との平面的な関係を示す説明図である。

【図6】(A)~(E)は、本発明の実施の形態2に係るアクティブマトリクス基板の製造方法を示す工程断面図である。

【図7】従来の液晶表示装置のアクティブマトリクス基板に形成した各TFTの構造を模式的に示す断面図である。

【図8】セルフアライン構造のTFTの伝達特性を示す グラフ図である。


【図9】LDD構造のTFTの伝達特性を示すグラフ図


である。

【図10】 (A) ~ (E) は、図7に示すアクティブマトリクス基板の製造方法を示す工程断面図である。 【符号の説明】


- 10 N型の駆動回路用TFT
- 11、21、31 シリコン薄膜
- 13、33 低濃度N型領域
- 12、22、32 ゲート絶縁膜
- 15、25、35 チャネル領域
- 10 16、26、36 高濃度ソース・ドレイン領域
 - 17、27、37 LDD領域(低濃度ソース・ドレイン領域)
 - 18、28、38 ソース領域
 - 19、29、39 ドレイン領域
 - 20 P型の駆動回路用TFT
 - 23 高濃度P型領域
 - 30 N型の画素用TFT
 - 41、42、43、44、45 ソース・ドレイン電極
 - 50 絶縁基板
- 20 52 層間絶縁膜
 - 71、72、73 レジストマスク


【図1】







[図2]







【図7】










【図10】



フロントページの続き

(51) Int. Cl. 6

識別記号

FΙ H01L 29/78 617A

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:					
☐ BLACK BORDERS					
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES					
☐ FADED TEXT OR DRAWING					
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING					
☐ SKEWED/SLANTED IMAGES					
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS					
☐ GRAY SCALE DOCUMENTS					
☐ LINES OR MARKS ON ORIGINAL DOCUMENT					
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY					

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.